FPGA技术及应用

1 (p1): 第1章 FPGA入门简介
1 (p1-1): 1.1 FPGA发展历程
3 (p1-2): 1.2 FPGA与ASIC、CPLD的区别
3 (p1-2-1): 1.2.1 FPGA与CPLD
3 (p1-2-2): 1.2.2 FPGA与CPLD
4 (p1-3): 1.3 FPGA工作原理
4 (p1-3-1): 1.3.1 FPGA的基本特点
5 (p1-3-2): 1.3.2 FPGA配置模式
5 (p1-4): 1.4 FPGA设计流程与设计方法
6 (p1-4-1): 1.4.1 关键步骤的实现
8 (p1-4-2): 1.4.2 自顶向下和自底向上
8 (p1-4-3): 1.4.3 基于IP核的设计
9 (p1-5): 1.5 主要FPGA/CPLD厂家
10 (p1-6): 1.6 FPGA的应用
10 (p1-7): 1.7 EAD技术
12 (p1-8): 1.8 本书的编排
13 (p2): 第2章 Verilog HDL的基础知识
13 (p2-1): 2.1 硬件描述语言（HDL）概述
13 (p2-1-1): 2.1.1 硬件描述语言的优越性
14 (p2-1-2): 2.1.2 硬件描述语言的发展历史
14 (p2-1-3): 2.1.3 HDL语言的主要特征
15 (p2-1-4): 2.1.4 Verilog HDL与VHDL的比较
15 (p2-1-5): 2.1.5 Verilog HDL设计流程及设计方法简介
17 (p2-1-6): 2.1.6 硬件描述语言新的发展
17 (p2-2): 2.2 程序结构
21 (p2-3): 2.3 词法习俗
24 (p2-4): 2.4 数据类型
24 (p2-4-1): 2.4.1 物理数据类型
24 (p2-4-2): 2.4.2 抽象数据类型
25 (p2-5): 2.5 运算符和表达式
30 (p2-5-1): 2.5.7 其他运算符
31 (p2-5-2): 2.5.8 运算符优先级排序
32 (p2-6): 2.6 控制结构
32 (p2-6-1): 2.6.1 选择结构
33 (p2-6-2): 2.6.2 重复结构
35 (p2-7): 2.7 其他语句
38 (p2-8): 2.8 任务和函数结构
39 (p2-9): 2.9 时序控制
39 (p2-9-1): 2.9.1 延迟控制
40 (p2-9-2): 2.9.2 事件
41 (p2-9-3): 2.9.3 等待语句
42 (p2-9-4): 2.9.4 延迟定义块
44 (p3): 第3章 设计验证
44 (p3-1): 3.1 验证综述
44 (p3-1-1): 3.1.1 验证的概念
45 (p3-1-2): 3.1.2 验证和测试
45 (p3-1-3): 3.1.3 自顶向下和自底向上的验证方法
47 (p3-1-4): 3.1.4 主要验证技术
49 (p3-1-5): 3.1.5 验证工具介绍
50 (p3-1-6): 3.1.6 验证计划和流程
52 (p3-2): 3.2 功能验证
52 (p3-2-1): 3.2.1 验证程序（testbench）的组成
58 (p3-2-2): 3.2.2 实用构造testbench技术
78 (p3-3): 3.3 基于断言的验证
81 (p3-4): 3.4 时序验证
82 (p3-4-1): 3.4.1 静态时序分析概述
89 (p3-4-2): 3.4.3 假路径和多周期路径
93 (p4): 第4章 Modelsim仿真软件
93 (p4-1): 4.1 Modelsim软件安装
94 (p4-2): 4.2 Modelsim仿真方法
94 (p4-2-1): 4.2.1 前仿真
94 (p4-2-2): 4.2.2 后仿真
95 (p4-3): 4.3 Modelsim仿真的基本步骤
95 (p4-3-1): 4.3.1 建立库
96 (p4-3-2): 4.3.2 编写与编译测试文件
99 (p4-3-3): 4.3.3 执行仿真
106 (p4-4): 4.4 Modelsim波形
106 (p4-4-1): 4.4.1 手动创建输入波形
107 (p4-4-2): 4.4.2 观察特定信号波形
108 (p4-4-3): 4.4.3 保存和导入波形文件
108 (p4-4-4): 4.4.4 Dataflow窗口观察信号波形
110 (p5): 第5章 Quartus综合工具
110 (p5-1): 5.1 基于Quartus II的系统设计流程
111 (p5-2): 5.2 计数器的Verilog HDL设计
111 (p5-2-1): 5.2.1 编辑设计文件
113…