Cadence系统级封装设计 Allegro SiP/APD设计指南

封面 1
版权页 4
作者简介 5
序 7
前言 9
目录 10
第1章 系统级封装设计介绍 14
1.1系统级封装的发展趋势 14
1.2系统级封装研发流程 15
1.3系统级封装基板设计流程 16
1.4 Cadence公司的Sip产品 17
第2章 封装设计前的准备 19
2.1 Sip的基本工作界面 19
2.2 Sip的环境变量 23
2.3 Skill语言和菜单的配置 25
2.4基本命令 26
第3章 系统封装设计基础知识 47
3.1封装设计的常见类型 47
3.2新的设计 48
3.3层叠的设置 50
3.4创建焊盘（PADSTACK） 52
3.5 DXF文件的导入 59
第4章 建立芯片零件封装 61
4.1建立芯片零件封装5种方法应用介绍 61
4.2 Die Text-In Wizard方法 62
4.3 Die Generator方法 65
4.4 Die Symbol Editor方法 68
4.1.1 Create die symbol 68
4.4.2 Die Symbol Editor 73
4.5 D.I.E格式文件导入方法 74
4.6 DEF格式文件导入方法 75
第5章 建立BGA零件库 77
5.1 创建BGA零件库 77
5.2 带向导的BGA零件库 80
5.3 BGA Generator 85
5.4 BGA Text-In Wizard 89
第6章 导入网表文件 93
6.1网表文件介绍 93
6.2 Login in方法 93
6.3 Netlist-in Wizard方法 95
6.4 Auto assign Net方法 97
6.5 Creat Net、 Assign Net和Deassign Net方法 98
6.5.1 Create Net方法 98
6.5.2 Assign Net方法 99
6.5.3 Deassign Net方法 99
6.6编辑网络的其他方法 100
6.6.1 Multi-Net Assignment方法 100
6.6.2布线自动分配网络 101
6.6.3 Purge Unused Nets方法 102
第7章 电源铜带和键合线设置 103
7.1区域设置 103
7.2建立电源铜带 104
7.3建立引线键合线 108
7.3.1键合线限制条件 108
7.3.2设置键合线线型 110
7.3.3添加键合线 111
7.3.4编辑键合线设置 115
7.4 Interposer 131
7.5 Spacer 133
7.6 Die Stacks 133
7.7 3D viewer 135
第8章 约束管理器（ConStraint Manager） 139
8.1约束管理器（Constraint Manager）介绍 139
8.2物理约束（Physical Constraint）与间距约束（Spacing Constraint） 143
8.2.1 Physical约束和Spacing约束介绍 143
8.2.2建立Net Class 144
8.2.3为Class添加对象（Assigning Objects to Classes） 144
8.2.4设置Physical约束的Default规则 146
8.2.5建立扩展Physical约束 147
8.2.6为Net Class添加Physical约束 148
8.2.7设置Spacing约束的Default规则 149
8.2.8建立扩展Spacing约束 149
8.2.9为Net Class添加Spacing约束 150
8.2.10建立Net Class-Class间距规则 151
8.2.11层间约束（Constraints By Layer） 151
8.2.12 Same Net Spacing约束 152
8.2.13区域约束 152
8.2.14 Net属性 155
8.2.15 Component属性和Pin属性 155
8.2.16 DRC工作表 156
8.2.17设计约束 156
8.3实例：设置物理约束和间距约束 157
8.3.1 Physical约束设置 158
8.3.2 Spacing约束设置 160
8.4电气约束（Electrical Constraint） 161
8.4.1 Electrical约束介绍 161
8.4.2 Wiring工作表 162
8.4.3 Impedance工作表 163
8.4.4 Min/Max Propagation…